【招标公告】超大带宽多通道收发基带信号处理与跨板级联时钟同步模块
【招标公告】超大带宽多通道收发基带信号处理与跨板级联时钟同步模块:本条项目信息由剑鱼标讯陕西招标网为您提供。登录后即可免费查看完整信息。
基本信息
| 地区 | 陕西 西安市 | 采购单位 | 西安交通大学 |
| 招标代理机构 | 项目名称 | 超大带宽多通道收发基带信号处理与跨板级联时钟同步模块 | |
| 采购联系人 | *** | 采购电话 | *** |
| 项目名称 | 超大带宽多通道收发基带信号处理与跨板级联时钟同步模块 | 项目编号 | XJD2025110700023 |
|---|---|---|---|
| 公告开始日期 | 2025-11-07 17:51:19 | 公告截止日期 | 2025-11-12 12:00:00 |
| 采购单位 | 西安交通大学 | 付款方式 | 货到安装、调试、验收合格后,付全款。 |
| 签约时间要求 | 发布竞价结果后7天内签订合同 | 到货时间要求 | 发布竞价结果后7天内送达 |
| 预算总价 | ***** | 币种 | 人民币 |
| 收货地址 | 陕西省西安市碑林区**** | ||
| 现场踏勘 | |||
| 供应商资质要求 | 无 | ||
采购清单 1
| 采购商品 | 采购数量 | 计量单位 | 附件 |
|---|---|---|---|
| 超大带宽多通道收发基带信号处理模块 | 4.00 | 无 |
| 品牌 | 不限 |
|---|---|
| 型号 | 不限 |
| 预算单价 | ***** |
| 规格参数 | 射频范围:10MHz—6GHz,实时带宽最大到2GHz,8通道接收和发送;ADC:14bit 5Gsps,DAC 14bit 10Gsps,板载PS-DDR4 64bit 4GB,PL-DDR4:64bit 8GB 2400MHz,板载2路100Gbps高速通信光口+网口;板载FMC+扩展接口(支持扩展至少2路100Gbps光口),对外预留外同步和外部时钟接口;FPGA逻辑资源为支持后续国产化兼容需求,指定XILINX RFSOC系列,不低于930K逻辑资源;FPGA片内集成四核ARM处理器,主频不低于1200MHz;收发通道数 8T8R;支持8通道同步和收发通道互易性校准,支持收发波束赋形;具有完备的PS+PL底层驱动程序,具备VHDL实现宽带QAM调制解调并实时查看星座图参考案列,编码方式支持:QPSK、16QAM、64QAM、256QAM |
| 售后服务 | 按行业标准提供服务,质保期36个月。 |
采购清单 2
| 采购商品 | 采购数量 | 计量单位 | 附件 |
|---|---|---|---|
| 跨板级联时钟同步模块 | 1.00 | 无 |
| 品牌 | 不限 |
|---|---|
| 型号 | 不限 |
| 预算单价 | ***** |
| 规格参数 | "硬件指标: 1)主芯片:Xilinx XC7Z010 SOC+Ti LMK04828 Clk 2)支持同步板卡数量:最高6块 3)支持外部参考钟:10MHz/100MHz 4)同步模式:Nco和real 5)同步精度:Nco模式下:±3° Real模式下:±1ps 功能要求: 1)模块以Xilinx FPGA控制板为核心,搭配两颗LMK04828级联时钟板,通过精细的接插件连接。模块中每颗LMK04828芯片都拥有独特编号,便于追踪其在级联结构中的位置。该模块提供三个层次的同步实现:首先是单片同步,要求芯片内各DCLK通道输出的设备时钟保持一致,同时SDCLK通道输出的SYSREF也需同步,且SDCLK与DCLK通道输出之间维持固定的相位关系。其次,单板同步提供在单片同步的基础上,保证同一时钟子板上第二级的三片LMK04828的所有DCLK通道输出同步,以及所有SDCLK输出同步,且相位关系固定。最后,跨板同步进一步拓展这一模式,实现两时钟板第二级共六片LMK04828的所有DCLK通道输出和SDCLK输出的高度同步。" |
| 售后服务 | 按行业标准提供服务,质保期36个月。 |
剑鱼标讯陕西招标网收集整理了大量的招标投标信息、各类采购信息和企业经营信息,免费向广大用户开放。登录后即可免费查询。